基于FPGA的DES、3DES硬件加密技术

传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外，运算速度较慢，安全性也较差。而硬件加密是通过专用加密芯片、FPGA芯片或独立的处理芯片等实现密码运算。相对于软件加密，硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。

设计思路
本设计首先用硬件描述语言（VHDL）进行DES（数据加密标准）、3DES（三重DES）算法编码和系统设计，然后采用FPGA来具体实现。采用FPGA设计灵活，可对芯片内部单元进行配置，可以缩短设计周期和开发时间，同时经过优化可以达到较高的性能。另外有多种EDA开发软件支持FPGA的设计，在本设计中采用了EDA综合工具Synplify和Altera公司的Quartus II 7.2开发软件。

系统的硬件结构
整个系统由FPGA、DSP、时钟电路、电源电路等部分组成，如图1所示。FPGA是系统的核心器件。DSP作为控制单元，控制数据的传输。系统的工作过程是这样的：在DSP的控制下，主机中待加密的明文数据通过PCI总线传送到FPGA的RAM区，然后启动控制模块的状态机，把明文送入DES模块或3DES模块进行相应的加密运算。运算的结果（密文）再返回到主机中。FPGA自带的JTAG接口用来连接下载电缆到主机的并口，便于用逻辑分析议对系统电感器命名调试。EPCS4是FPGA的配置芯片，用来存储程序。由于系统掉电后FPGA内的程序将丢失，所以每次上电后FPGA首先从EPCS4里读取相应的配置信息。

图1 系统结构框图

考虑到本设计中FPGA的RA塑封电感M容量不能太小，以便存储较多的数据；另外用户I/O引脚数量应有一定的富裕。最终选择了Altera公司Cyclone III系列的EP3C25F256C8。其I/O引脚数是156个，RAM总量为608Kb。

3DES模块的设计
采用VHDL编程实现DES算法后，通过Synplify生成一个基本的模块——DES核（如图2所示）。

图2 DES核

DES核的引脚功能如下。
clk：时钟输入端，本设计时钟源为50MHz晶振；
reset：复位端，低电平有效；
encrypt：加密、解密选择端，高电平进行加密操作，低电平进行解密操作；
din[63..0]：数据输入端；
din_valid：数据输入有效端；
key_in[55..0]：密钥输入端；
dout[63..0]：数据输出端：
dout_valid：数据输出有效端；
busy：忙信号标志端，当busy为高时说明正在进行算法转换，为低时可以输入数据。

用DES核构成的3DES模块，将其移植到Quartus II 7.2里，通过编程实现对此模块的控制，设计中用到了状态机。状态机是组合逻辑和寄存器逻辑的特殊组合，尤其适合于数字系统的控制设计，系统的状态在一定的条件下相互转移。状态机的转移图如图3所示，下面以加密过程为例，说明具体的实现过程。

图3 控制模块的状态机

系统复位后FPGA进入空闲状态（3DES_IDLE），当算法选择信号chooes=’1’时选择3DES算法；开始信号start=’1’时，状态机进入写密钥状态（3DES_KEY）；在写密钥状态FPG工字电感器A将内部RAM区存储的112位密钥写入3DES模块，写完后判断busy信号，当busy=’0’时进入写数据状态（3DES_DATA）；在此状态，RAM中的一个待加密的明文分组64bit传入到3DES模块里，之后3DES模块将此数据进行加密，完成后dout_valid信号变为高电平。状态机检测到此信号变高后进入下一状态（3DES_RDDATA），将加密后的密文写回到RAM区，之后判断是否处理完了所有的明文分组，如果未处理完，当busy=’0’时重复3DES_DATA状态，加密下一个明文分组，直到处理完所有的明文数据，状态机才进入3DES_DONE状态，从而完成了整个加密过程。解密的过程同加密过程一样，通过逻辑加以区分。

DES模块的设计
DES模块采用4个DES核并行处理数据共模电感的流水线设计方法。其状态机同3DES类似，所不同的是在写密钥状态向DES模块写入56位密钥，在写数据状态向DES模块写入256位数据，每个DES核处理64位数据，其中第一个DES核处理数据的0～63bit，第二个DES核处理64～127bit，依次类推。操作完成后DES模块将256位的密文或明文再传入到RAM里。采用流水线设计可以使4个DES核并行工作，大大提高了加解密速度。

大电流电感

求5V升压充12V，12V降压输出5V芯片求推荐5V升压充12V蓄电池，12V蓄电池降压输出USB 5V的芯片沙发升压的加个恒流环，降压的很多，线性，开关
升压充电可以使用CN3300.

DSC-CN3300.pdf

全桥电路有一个IGBT温升高全桥电路有四个IGBT，右下管IGBT温升高，左上管和右下管的驱动一样，左下管和右上管驱动波形一样，不知道是什么原因，请高手支招
温升差多少，差不多的话应该是期间一致性问题，他们在散

新生请教一下，TL494输出的PWM波形大概是多少伏？自己的只有一百多毫伏，PWM输入IR2104后LO等于VCC而HO几乎为0，是不是因为PWM幅值太小了啊？幅值一般接近VCC,用示波器可以看。你量的可能是平均值，占空比越小电压越低。我是用示波

注塑加工厂

 1/2    1 2 下一页 尾页