(1)直接用编程语言描述乘法运算，由综合工具自动实现，用该方法描述，实现简单，但是耗用比较多的逻辑资源。
(2)利用查找表的方式实现乘法运算，事先把要相乘数据的所有结果算出来存到ROM中，根据输入数据的值读取相应的结果，当用该方法相乘数据位数比较多时，会占用大量的存储空间。
(3)用FPGA中内嵌的乘法器实现，该方法实现简单，当用VHDL语言实现时，调用相应的乘法模块即可。
本文采用第三种方法，用专用乘法器来实现转换公式中的乘法运算。Xilinx的Virtex 4系列FPGA芯片内嵌的乘法器为Xtreme DSPTM Slice-DSP48 Slice其工作频率高达500 MHz，支持多种独立的功能，包括乘法器、乘累加器(MAC)、后接加法器的乘法器、三输入加法器、桶形移位寄存器、宽路线多路复用器、大小及比较器或宽 计数器。本文将运用DSP48 Slice模块实现乘加运算，在电路结构图的虚线框中，乘法和加法的运算将用单个DSP48 Slice模块实现。这样将会减少转换关系式中加法器的数量，节约逻辑资源，在程序中可以用元件例化语句调用DSP48 Slice模块，实现方法简单，程序简洁。为了满足浮点数和运算精度的要求，适合在FPGA中实现，将式(2)改写为：
式 中的除法运算可以通过截断低位数据的方法实现，在截断数据时，对截去小数部分判断，采用4舍5人的方法，当截去部分的最高位是1时，有进位，最高位是0 时，直接舍去。用VHDL语言描述式(3)的转换算法，输入R’，G’，B’是8位无符号二进制数，进行加减运算时，需要做符号位补位。
在每个运算部件(包括乘法和加减法器)的输出以及系统的输入／输出之间加上缓存寄存器，实现流水线设计，能提高资源利用率，加快运算速度，寄存器级数由运算延时大小决定。在输出端用计数器控制运算开始时的噪音输出。箝位电路控制输出数据范围满足颜色空间的要求。
4 仿真结果
在Xilinx的Virtex4-FX平台实现现图1的电路结构，用ISE软件仿真。资源使用情况如下：
时序仿真结果如图2所示。
通过图2可以验证转换算法的正确性。在使能信号en有效后，经过6个时钟的运算时延，输出端有转换结果输出，输出结果四舍五入，误差0.5，比以往算法提高了变换结果的精度。
5结 语
通 过对转换算法的研究，推导出适合在FPGA上实现的新算法，算法优点突出。算式中乘法器采用DSP48 Slice模块实现，提高了转换算法的运算速度。从综合报告可以看出，除了使用5个DSP48s外，其他资源使用的比较少。运算速度最大能够达到189 MHz，能够充分满足运算量大，实时性要求高的应用。
视频监视系统的视频压缩和数据流传统模拟基系统的很多问题正在影响数字基系统的向前发展。 IP视频监视系统(VSIP)中，硬件处理的网络业务量是相机的组成部分。这是因为由相机数字化视频信号，而且为了克服网络的带宽限制，信号传输到视频服 与GPRS模块串口连接的小区无线抄表系统 电能计量是现代电力营销系统中的一个重要环节。传统的电量结算是依靠人工定期到现场抄取数据，在实时性、准确性和应用性等方面都存在诸多不足之处；将现代通信技术和计算机技术以及电能量测量技术结合在一起，能够 LLC 谐振半桥，有没有做到1000V输入的？LLC 谐振半桥，有没有做到1000V输入的？宽范围输入电压，输入400V-1000V，好像参数比较难确定消灭零回复
功率呢？
2/2 首页 上一页 1 2 |
在线客服1号