本菜鸟在搞一个半桥Buck电路，原理图和PCB如下：
图中没画输入输出端的大电解电容，实际测试时VIN和VOUT都对地接了470uF电解电容
现在问题是高臂导通瞬间，总是出现强烈震荡，如下所示(红色为VM即低臂漏极波形，黄色为LO即低臂栅极波形，VIN端输入31V 1.5A，VOUT端对地接5欧负载，驱动为60kHz互补PWM，死区1us)：
输入这么小震荡就这样，如果把输入加到100V+估计整个电路就废掉了。不知道是不是我的PCB设计犯了什么严重错误，还是有其它原因？若哪位达人帮助解决这个问题，本菜鸟酬谢100元以表微薄心意，决不食言
坐等结果
从波形上看，波形上有尖峰的负电压。
至少可以证明，你的电压探头被干扰了。
采用测量纹波电压的方式（弹簧探头，或者去掉探头夹子，用针尖和针尖旁边的“地”点到DS引脚测试），测试下 DS直接电压，更新图片再分析，
如果尖峰还是较高，可以在D脚上串联1个小磁珠抑制电压尖峰，还可以讲驱动电阻更新为33Ω左右。
谢谢，我按您的做法试一下，稍后把测试结果发上来
摘掉探头帽重试了一下，低臂D极是没有负尖峰的，但是G极受震荡干扰确实有负尖峰，下面是低臂D级波形(20V 0.9A输入)：
把驱动电阻改为20R(没33R的电阻)，并把驱动二极管反接后，尖峰确实降低了，但仍超过输入电压的二倍：
再增大驱动电阻我觉得不太好了，对效率和其他性能影响较大，而且此时G极上升沿已是非常平缓了，以下为低臂G极波形：
图中负尖峰位置对应高臂导通的瞬间，这个尖峰在空载时是没有的
由于电路要跑到8A，所以串磁珠可能不太好使
要工作到8A，那么电感电流肯定是连续的，关断的时候电流很大，再要减小尖峰只能从MOSFET的DS之间串联RC或者RCD的吸收了。
硬开关的工作，会产生尖峰，是正常的。
还可以在Q1-D和Q2-S之间放上一个薄膜电容（类似金属化聚丙烯电容），1uF或者2.2uF，提供尖峰电压吸收作用。
电流是连续的，然而尖峰发生在Q1导通瞬间，MOS关断时没有明显尖峰。您两个方法我都试了(RC吸收用22R,100nF)，尖峰会矮那么一丁点但还是超过输入的2倍。这个尖峰带来的最严重问题是干扰G极波形(见上面低臂G极波形的负尖峰)，烧前面的驱动芯片和CPU，我已烧了两块CPU
MOS寄生二极管的恢复时间和结电容很可能是影响尖峰的关键因素，以前看到一个帖子说RC吸收反而使波形变坏我也遇到过
我觉得肯定有解决之道，否则全桥逆变就没法做了，那个输入电压可是接近400V的
下管Q2应该是提前关断的吧，关断了后，并联Q2的二极管D6续流。
可以试试D6和D2用肖特基管3个200V的串联，看看是否因为二极管的特性问题造成的。
对，一般来说Q2肯定要提前关断的，这就是死区的目的。我试过缩小死区以短时间直通为代价确实可以消除尖峰，但这不是办法。D2和D6是我为了增强死区续流能力而添加的，一般是不需要的(寄生二极管可以续流)，我也没看别人这么用过，但去掉D2和D6也不能改善尖峰
这问题困扰我许久，再等一天解决不了我就去花钱请老师了。一楼的失败的PCB我还剩几块，谁要的话我可以免费奉送，不过应该不可能有人要吧
我瞎猜一下，
下管续流的时候，Q1打开，电感的电流减小变成增加，D6还要反向恢复时间，这个瞬间Q1未完全打开，和D2并没有把电感续流的这个电流充到Vin里面去。
导致这个尖峰很高。
如果尖峰是由于D2的速度不够快？应该在D2上并联RC会有点效果的。
或者在Q1-D和Q2-S上增加吸收电容，会有效果。
又按您的方法在D2上并联RC试了一下，还是没用。Q1-D和Q2-S上接CBB电容前天试了，Q2-D波形会变平，但尖峰基本没受影响。在这个电路上各种怪招我都试过，有人说尖峰是VM寄生电感引起，我试过在Q1-S和Q2-D上接CBB电容，没用
准备找老师去，若能解决再来分享解决方案
等着你解决了分享措施 。
帖子已被设置为头条，恭喜楼主可添加电源网私人官网微信（dianyuan_com）为好友，领取现金红包（备注信息：头条红包）
注：现金红包仅限当日领取
活动介绍：
已经被添加到社区经典图库喽
http://www.shenghan.net 扁平线电感bbs/classic/
有几个问题需要搞清楚一下：
1输入电源是怎么来的，测试输入波形了没？
2输出加电感的目的是为了什么？
3为了消除mos的寄生电感电容的影响，用二极管和电容哪个比较合适？
4TVS是吸收瞬间能量的，用在此处是否合适？设计应用场合如何？车载还是工业，消费类？
5 60khz高频下，开关频率对mos性能有何影响，迟滞和反应时间需要如何处理？
哥们，你的问题有不少也是我想问的，不过有些问题比如问题2就有点太。。。了
我也遇到过类似的问题，在低端MOS的VGS信号关闭后，又有一个干扰突起，MOS管的米勒效应。
改善的方法：
1，在驱动电路里加有源钳位电路，应该是最有效的方案；
2，增加上管栅极驱动电阻，减缓上管导通速度（会降低效率，因此需要折中考虑）；
3，在MOS管的G与S端并电容，吸收掉一些米勒效应的冲击（同样减缓开关速度，会降低效率，因此需要折中考虑）；
4，加RDC吸收网络；
另外你图上的D1和D4方向反了，反过来应该有明显改善。一般MOS驱动是开通要慢，关断要快。驱动电阻应该适当加大10-100R之间。
下管的开通速度过快,导致上管的电压变化率过高 ,弥勒效应使它导通了.可以尝试D4的方向反一下,让下管开通速度慢一点,这样上管的弥勒效应就没那么严重.
他有提供驱动的波形，可以看到是下管的VGS电压在关闭后有干扰凸起，所以是上管开的太快。
R2,R3用1M的电阻?
我只想知道是不是真的
这是一个BUCK同步整流电路吧？ 死区时间够大吗？
D1,D4方向不对
D2，D6可以不要
R2，R3太大
D8, D9普通稳压管， 15V就好
从示波器抓图可以看到，死区是足够的。
几天没来多了那么多回复，非常感谢大家
其实这是一个很经典的问题，我在另一个电源网上看了一堆大师的分析，总的来说这个问题非常棘手，特别是电压高电流大时，尖峰的原因和解决方法不是一两句能说清楚的
现在正在打一块新的测试板，有结果了再来发帖
我有类似产品经验，电压不高，但电流是几十安的，也没有这样的波形
什么时候出结果呀~
PWM的H和L没接？
不错
D1 D4 反向，R1换成100-220R，R4不用改，R3改成1NF的电容，R2改成4.7K，C1加大点，改了不保证100%解决，至少减少80%，改好发红包过来
还有个问题也很重要，FAN7190的GND要紧挨着下管的MOS的S，这个做不好，改上面的也没用
PLL电路设计原理无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(相位锁栓回路，PhaseLockedLoop)技术， 满足RF处理需求的嵌入式仪器设计无线市场就像是我们的一个新生的领域。新的射频(RF)技术的爆炸性增长为解决老问题创造了新机会。灵活的高分辨率波形生成，数字化以及分析子系统能够利用射频信号配合下变频, 并且调整多个关心点也是必需的。在 用一个TL494做了一个SEPIC用一个TL494做了一个SEPIC，但是TL494输出的PWM波形不对呀，这是为什么呢，可以不可以指点我一下？小白的第一次帖子原理图（4、SEPIC）.jpg (72.55 KB, 下载次数: 4)下载附件原理图2020
|
在线客服1号