|
3 F2812的XREADY信号
F2812通过采样XREADY信号，可以扩展读、写访问的激活阶段。因此，可以利用该信号讲行硬件展展．从而产生任何数目的等待状态。
在F2812中，对XREADY信号的采样可以分为同步采样和异步采样两种。同步采样时，在总的建立+激活周期之前，对XREADY采样一个XTIMCLK周期；而异步采样时，在总的建立+激活周期之前，要对XREADY采样三个XTIMCLK周期。可见，在异步采样方式中，XREADY信号需要保持三个XTIMCLK周期，不会因为XREADY信号在激活周期之前的一个低电平扰动就产生等待状态，增强了系统的抗扰能力。默认情况下，该芯片采用异步采样方式。
无论是同步采样还是异步采样，如果发现XREADY信号为低，则激活阶段扩展一个XTIMCLK周期，在下一个XTIMCLK周期期间，XREADY再次被采样。这个过程一直继续，直至XREADY采样为高。因此，可以利用F2812的XREADY信号和相电感器厂家关的外部读、写控制信号，通过硬件扩展，与外部设备进行直接的连接访问电容电感器。
4 相关硬件设计
4.1 DSP与液晶模块的直接访问接口
这里，将液晶模块映射在DSP的XZCS6区上，由于制造商已经装配好了液晶显示驱动和分压电路，并提供了驱动电路接口，使得液晶显示模块和微处理器的接口十分方便。该模块共有13条信号线。RS是寄存器选择，低电平选择指令寄存器，高电平选择数据寄存器。R/w是读写控制端，低电平写显示模块，高电平读显示模块。CSA、CSB为驱动器片绕行电感选信号线，可以选择相应的显示区域。E为允许输入信号线(数据读、写操作允许信号)，高电平有效。DB0～DB7为数据线。功能框图如图5所示。
在实际电路设计中还需注意，由于该液晶显示模块是5 V设备，所以在连接控制线、数据线时需要加电平隔离和转换器件。可以使用74LS245芯片。
4.2基于CPLD的硬件等待电路
由于DSP芯片需要通过XREADY信号来延长读、写周期，使之与液晶显示模块的E的高电平信号相匹配，所以设计了外部硬件等待电路。该电路是通过CPLD芯片EPM7064S来实现的。EPM7064S是Ahera公司的MAX7000系列产品。它可以很容易地实现地址译码、等待时序的插入，并且是通过编写程序来实现各种逻辑的，容易修改，可移植性强，便于调试。其中，它的输入时钟为TMS320F2812的输出信号XCLKOUT。
相关VHDL语言描述如下：
扩展了32个XCLKOUT周期，等待状态为853 ns，满足液晶模块的时序要求；但在实际应用中，由于液晶模块的显示速度过快，显示效果不是很好。这里，由于采用了CPLD芯片，可以修改VHDL程序，将循环次数由32次增加到146次，从而可以很方便地将等待状态延长为4 μS左右，实际效果也满足了要求。
5 DSP对液晶模块连续的读写访问
当F2812对液晶显示模块进行连续的读、写操作时，两个连续的读、写周插件电感器期(激活阶段)之间的时间间隔为上一个操作的跟踪阶段和这一个操作的建立阶段，最大为12个XTIMCLK周期(156 ns)，不能延时。而由液晶的时序图可知，对液晶的连续两次操作的时间间隔，即使能信号E为低电平的时问，最小为700 ns。可见，两者之间时序不能匹配。于是，在连续两个命令之间加人了延时语句。虽然这种方法较之硬件实现效率要工字电感器低，但完全可以满足系统的设计要求。
6 结论
F2812的外部接口设计较之已有的DSP更加独立、灵活。本文给出的它与外部慢速设备时序匹配的方法，简单清楚、访问直接、控制编程容易，有助于深入了解F2812芯片的时序特点，进一步方便了该芯片的推广使用。
负载调整率 输出噪声各位前辈 我现在遇到的问题是 反激输出10W 5V/2A ，输出电压随着负载加大而降低，满载2A时 输出只有4.77V 带载2.2A时输出4.75V（电子负载测试）。电路原理图如图1，MOS管漏极对地波形 如何利用光电耦合器隔离高电压 改善电动车锂离 目前在全电动或混合动力汽车应用中，高电压锂离子电池组的管理面临许多挑战，除了必须监控充电和放电循环外，基于安全考量，也需要对提供数百伏电压的电池组进行隔离，本文特别 LM27403本人在使用LM27403实现12V转5V，20A的非隔离电源，目前带载只能做到2.5A，超过2.5A就没有输出了，电流限制电阻无论什么阻值，都不影响。连接MOS管的引脚波形不对，请求大神指点.电路图
2/2 首页 上一页 1 2 |
在线客服1号