负载调整率 输出噪声

各位前辈 我现在遇到的问题是 反激输出10W 5V/2A ，输出电压随着负载加大而降低，满载2A时 输出只有4.77V 带载2.2A时输出4.75V（电子负载测试）。

电路原理图如图1，MOS管漏极对地波形如图2， 输出5V电压如图3 扫描周期500ms,图4是放大波形，扫描周期500ns.这个输出的噪声很大。

图5是PCB ;怎么改善这个噪声和负载调整率呢？2 重新测试R16点 示波器电压输出波形。

空载转满载2A 波形如图6所示。

随着负载加大（5mA转2A）输出噪声是升高的，而中心线电压没有跌落 保持5.05V。

这个噪声难道是431环路的问题？3 总结：这个两个问题负载调整率噪声 虽然是测量带来的影响。

但是经过 【nc965 版主】 的指点（感谢nc965版主的帮助） 自己做个反思 总结。

如图0，反馈环路 只能保证它的监测点处信号稳定，如果检测点向①中那样，监测点到输出端子处的PCB走线阻抗 R 在大电流输出 时 会产生不能忽略的压降。

在“输出”口测量负载调整率时就会偏高。

因此可以改成②中那样，检测点靠近输出端口。

或者PCB走线 短 粗，减小PCB的输出线路阻抗。

测量地线噪音方法： 2楼 19楼 图1.png(164.99 KB, 下载次数: 9)下载附件2020-10-19 09:07 上传图1图2.png(433.78 KB, 下载次数: 10)下载附件2020-10-19 09:10 上传图2图3.png(466.71 KB, 下载次数: 11)下载附件2020-10-19 09:10 上传图3图7.png(292.39 KB, 下载次数: 7)下载附件2020-10-20 15:30 上传图4图5.png(1.78 MB, 下载次数: 8)下载附件2020-10-19 14:47 上传图6.png(280.15 KB, 下载次数: 15)下载附件2020-10-20 11:40 上传图6图10.png(558.11 KB, 下载次数: 11)下载附件2020-10-21 15:54 上传图0 最佳答案 nc965 查看完整内容 在R16上测量输出电压，是解决问题1波形像图3那样，是问题2你总共是2个问题，虽然都是测量问题，但问题1和问题2没有关系。

都是检测问题负载调整率：R16接到（作为）检测点输出噪声：示波器背景噪音
R16接到检测点？不太明白您的意思
电压检测点太远（比如1米长的输出线），会有压降，电流不同压降不同，欧姆定理。

电源只能保证采样电阻R16的监测点电压稳定，它不是神仙。

我补充了PCB图，R16采样点 应该不远了。

我调小了431的补偿电容，好像也没什么作用。

在R16上测输出电压，看有没有作用
试过了，在R16上测量输出电压，探头接R16正端，地接输出地。

波形还是图3那样空载转满载发现 输出的尖峰升高，但是5V的中心线是没有跌落的。

是带载加大这些尖峰变大，这是怎么回事呢
在R16上测量输出电压，是解决问题1波形像图3那样，是问题2你总共是2个问题，虽然都是测量问题，但问题1和问题2没有关系。

那些噪声 （用示波器看 扫描周期500ns）是类似阶跃震荡的波形，如图4，这是怎么回事。

因为地线上也是这个噪音，不信你测一下看。

你可以理解为示波器自带的波形，根本不是输出上的。

刚刚测了一下，探头和探头的地 接电源同一点GND，以及不同点GND，确实都有这些噪声。

再请教个问题，这是 空载 时测到的 MOS 管驱动波形 图8 图9，这种情况正常吗。

（该波形下 3843的VCC是15V输出却是这种情况，PWM峰值7V--9V PWM也没有输出完全）
很好

大电流电感

利用 Virtex-5 SXT 的高性能 DSP 解决方案 二十多年来，FPGA 为世人提供了最灵活、适应性极强、快速的设计环境。早期的 DSP 设计人员发现，可将一种可再编程的门海用于数字信号处理。如果把内置到 FPGA 架构中的乘法器、加法器和累加单元结

求助帖！关于推挽变压器的计算以及绕制工艺

新人求助！问题如下：1、推挽变压器的一般计算方法是怎样的？怎样选择磁芯？


2、推挽变压器怎么绕制才能正确地处理偏磁问题？还望各位前辈老师们指

saber2016仿真和启动都很慢我是在vm虚拟机的win7系统中装了一个saber2016,开始还可以，后面突然仿真和启动都变得很慢，不知道有没有人遇到过这种情况，求大神搭救！！！仅仅是saber2016慢了？
装在win10里面的matla

注塑加工厂