OFDM同步算法的FPGA实现

摘 要： 针对IEEE802.11a帧结构提出了具体的同步算法，包括帧同步、载波同步和符号同步，并阐述了各个模块的FPGA实现方法。仿真实验结果表明，该方法不仅具有更好的同步性能，而且复杂度低、易于实现。
关键词： 正交频分复用；同步；频率偏移；FPGA

　正交频分复用技术OFDM（Orthogonal Frequency Divi电感厂家sion Multiplxing）是一种特殊的多载波传输方式，具有抗多径能力强、频谱利用率高、适合高速数据传输等优点，因此已被广泛地应用于最新的无线通信系统中[1]。IEEE802.11a的无线局域网标准中也将OFDM调制技术确定为其物理层标准。然而，OFDM对同步错误非常敏感，尤其对载波频率偏移和相位噪声非常敏感，因此需要在时间和频率上进行同步，以使系统克服多普勒效应，从而获得良好的性能[2]。
　本文的同步算法是基于IEEE802.11a的长训练序列和短训练序列，并通过FPGA来实现的。短训练序列的主要作用是进行信号检测、符号定时和粗频率偏差估计，它由l0个重复的短训练符号组成；长训练序列主要是通过滑动相关来获得精确的频率偏差估计和信道估计，由两个重复的长训练符号组成[3]。
1 OFDM系统模型[4]
　OFDM系统框图如图1所示。
　一个OFDM系统的基带信号可以表示为：


3 硬件实现
3.1 帧同步实现
　帧同步的RTL如图2所示。帧同步模块主要由数据缓存、主控制、延迟相关能量计算、相关窗口能量计算和帧搜索5部分组成。

　数据缓存模块主要是通过移位寄存器实现，可调用Xilinx公司的RAM-based Shift Register IP Core。延时相关能量计算模块负责电感加工厂计算，硬件实现上经过延迟相关计算、相关累加计算和幅值简化计算。相关窗口能量计算模块负责计算，硬件实现上与延时相关模块类似。帧搜索模块主要完成数据分组起始位置的近似估计。
3.2 载波同步实现
　（1）粗频偏估计以及补偿
　在计算式（9）时，取N=4，即首先利用5个重复短训练符号进行延时相关计算，然后进行累加求和，接着将此结果送入角度估计模块得到4组角度偏差估计，最后求取4次角度偏差的平均值，从而得到较准确的角度偏差值。
　载波频率同步模块的RTL如图3所示。整个模块分为数据分流、数据缓存、载波粗频偏估计、载波粗频偏补偿和数据联合输出。
　相角估计采用CORDIC IP核，将其配置成arctan模式，即输入复数信号，输出其相位值。频偏补偿因子可由配置成sin&cos模式的CORDIC IP核完成。
　（2）细频偏估计以及补偿
　此模块与粗频偏估计以及补偿模块类似。
3.3 符号同步的实现
　符号同步的RTL如图4所示。符号同步可以分为量化、匹配滤波和符号输出3部分。
量化是为了简化硬件实现，由于负数乘法需要占用很多的器件资源，因此将接收到的信号量化为{1，-1}，即大于0的量化为1，小于0的量化为-1。匹配滤波模块主要负责寻找各个短训练符号的结束点。

4 仿真实验与性能分析

　本文对各模块的设计均采用Verilog HDL语言，并在Xilinx公司的集成设计环境 ISE中完成各模块的RTL设计，选择Virtex5系列的XC5VFX70T FPGA作为目标器件。用 ModelSim SE 6．0d完成功能仿真以及后续的时序仿真，然后采用ISE中的XST完成综合过程。同步仿真结果如图5所示。第1、第2行分别为时钟信号和复位信号，第3、4行为信号的输入，第5行为分组检测模压电感器工厂同步，第6行为短训练序列的粗频偏估计值，第7行为当peak_counter=9时判断为段训练符号的结束点，第8行为高电平时表示输出一个符号的有效时间，第9行为长训练序列的细频偏估计值，最后两行表示数据的输出。设计中采样频率为80 MHz，相位累加位宽为24 bit，则估计的载波频偏为：
　

大电流电感

用UC3842搭一Buck电路，输出正常，但驱动波形不对 国庆闲着没事，用UC3842搭了一个Buck电路，输入18~25V，输出12V/3A，电感用的是手上现成的，77314磁环绕了40匝，电感量大概100uH。焊完之后用10欧电阻测试，发现输出电压正常，但是驱动波

适合初学者的反激式开关电源变压器设计工具FPS设计助手下载了，谢谢！下载了，谢谢，不知道怎么用。把里面的电源参数改成你要设计的数据，结果就出来了我菜鸟，估计要很久才看得懂。
此手柄是使用耐高温(头芯)一体化烙铁芯组装的

高质量的音频放大器 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费

注塑加工厂

 1/2    1 2 下一页 尾页