FPGA的管脚长期处于3.3V高电平状态，连接GPIO后无法正常加载？

目前设计的FPGA单板，采用的FPGA型号是XC7Z100-FFG900，最近和客户联调的时候出现一个问题，FPGA有几个GPIO和客户单板通过连接器链接，客户的单板上对应的管脚长期处于3.3V高电平状态。

接我们单板的GPIO后，我们的FPGA无法正常加载，GPIO管脚从FPGA直连至板间连接器，断开连接器恢复正常。

经过测试发现由于GPIO链接对端的高电平，导致我们的GPIO对应BANK的VCCO33这个电压被拉高至2.1V左右，理论上此时FPGA的INPUT管脚是高阻态，不知道为什么会发生这种场景，后来找了几个单板试了一下，都存在这个问题。

原理图请参考，实际上GPIO直接从FPGA拉至板间连接器，没有其它链接
可以试一下加个三极管或者MOS管隔离一下，别直接接上去
这个现象应该是电源倒灌了，导致FPGA端一直处于一个不稳定状态，掉电了FPGA内部也还有一个电压，芯片没有正确复位，可以在信号线上串一个大点的电阻试一下，或者FPGA加一个复位芯片
我们加了复位芯片，芯片可以正常输出复位脉冲，但是复位之后FPGA还是没有办法正常加载
IO是单向的还是双向的？如果是单向的就价格三极管之类的隔离一下，如果双向就加个芯片吧，用FPGA那端的电源来控制使能，这样等FPGA上电了使能才能打开，可以解决电源倒灌
是否倒灌电压导致FPGA上电采集前配置电阻的状态也出错了，进而无法认不到启动模式而且即使导致复位也无法启动。

可以看看启动电阻那边的电平是否受影响。

大电流电感

低功耗运放在便携式医疗设备中的应用近年来，以电池作为电源的电子产品得到广泛使用，设计工程师迫切要求采用低电压的模拟电路来降低功耗。低电压、低功耗、低噪声的模拟电路设计技术正成为研究的热点。从节约能源角度考虑，低的功率消耗不仅是电池驱动

嵌入式系统设计与应用 使用SBC和DSP 嵌入式系统是以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系统对 功能、可靠性、成本、体积、功耗等有严格要求的专用计算机系统。其主要由嵌入式处理器、 相关支撑硬件、嵌入式操作系统及应用软件

锂电保护，acdc发点解决方案把,,,汽车电子的

注塑加工厂