电子元器件是电子产品最基本组成单元，电子设备的故障有很大一部分是由于元器件的性能、质量或选用的不合理而造成的，故电子元器件的正确选用是保障电子产品可靠性的基本前提。 可靠性设计就是选用在最坏的使用环境下仍能保证高可靠性的元器件的过程。 半导体集成电路选用八大原则01：集成电路的优选顺序为超大规模集成电路→大规模集成电路→中规模集成电路→小规模集成电路。  02：尽量选用金属外壳集成电路，以利于散热。
 03：选用的集成稳压器，其内部应有过热、过电流保护电路。
 04：超大规模集成电路的选择应考虑可以对电路测试和筛选，否则影响其使用可靠性。
 05：集成电路 MOS 器件的选用应注意以下内容: 1）MOS 器件的电流负载能力较低，并且容抗性负载会对器件工作速度造成较大影响。
2）对时序、组合逻辑电路，选用器件的最高频率应高于电路应用部位的 2～ 3 倍。 3）对输入接口，器件的抗干扰要强。 4）对输出接口，器件的驱动能力要强。 06：应用 CMOS 集成电路时应注意下列问题：1）CMOS 集成电路输入电压的摆幅应控制在源极电源电压与漏极电源电压之间。 2）CMOS 集成电路源极电源电压 VSS 为低电位，漏极电源电压 VDD 为高电位，不可倒置。 3）输入信号源和 CMOS 集成电路不用同一组电源时，应先接通 CMOS 集成电路电源，后接通信号源;应先断开信号源，后断开 CMOS 集成电路电源。 4）CMOS 集成电路输入（出）端如接有长线或大的积分或滤波电容时，应在其输入（出）端串联限流电阻（1～10kΩ），把其输入（出）电流限制到 10mA 以内。 5）当输入到 CMOS 集成电路的时钟信号因负载过重等原因而造成边沿过缓时，不仅会引起数据错误，而且会使其功耗增加，可靠性下降。 为此可在其输入 端加一个施密特触发器来改善时钟信号的边沿。 07：CMOS 集成电路中所有不同的输入端不应闲置，按其工作功能一般应作如下处理: 1）与门和非门的多余端，应通过 0.5～1MΩ的电阻接至 VDD 或高电平。 2）或门和或非门的多余端，应通过 0.5～1MΩ的电阻接至 VSS 或低电平。 3）如果电路的工作速度不高，功耗也不要特别考虑的话，可将多余端与同一芯片上相同功能的使用端并接。 应当指出，并接运用与单个运用相比，传输特性有些变化。 08：选用集成运算放大器和集成比较器时应注意下列问题:1）无内部补偿的集成运算放大器在作负反馈应用时，应采取补偿措施，防止产生自激振荡。 2）集成比较器开环应用时，有时也会产生自激振荡。 采取的主要措施是实施电源去耦，减小布线电容、电感耦合。 3）输出功率较大时，应加缓冲级。 输出端连线直通电路板外部时，应考虑在输出端加短路保护。 4）输入端应加过电压保护，特别当输入端连线直通电路板外部时，必须在输入端采取过电压保护措施。
基于Cortex-M3的无线电表采集器的研制1.引言如今，随着信息化应用的发展，将无线通信技术、智能采集技术和自动控制技术综合应用于现代企业信息化管理，已成为一种趋势。企业也迫切需要将各种有利于提高生产效率的信息因素收集汇总，用于分析与管理，而 基于51单片机的数字电压表仿真设计 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费 软件无线电设计中ASIC、FPGA和DSP的选择策略ASIC、FPGA和DSP的应用领域呈现相互覆盖的趋势，使设计人员必须在软件无线电结构设计中重新考虑器件选择策略问题。本文从可编程性、集成度、开发周期、性能和功率五个方面论述了选择ASIC、FPGA和
|
在线客服1号