在图1的GALS系统中使用到的4种标准的C单元，采用Verilog HDL语言编写，通过编译生成.QSF文件，利用Logic-Lock技术生成网表文件，通过这三个文件即可建立常规FPGA可调用的无冒险C单元库。图2描述的是4种C单元库文件符号及c_std相应的Verilog描述。在C单元库中的c_clr_l单元具有置0功能，而c_clr_h具有置1功能。表1列出4种C单元的lut_mask值。
参考文献[9]使用的是门电路描述的C单元，在EDA软件对其进行综合编译时，容易受到其余同步电路的影响而产生冒险。本文对基于LUT实现的C单元，需要将输出反馈回输入的一端，同时使用Quartus软件的逻辑锁定（Logic-Lock）方式，将C单元综合、布局于一定的区域内，可以避免在与其余电路综合时发生冒险，具有较高实用价值。
3 接口电路及时钟暂停电路的实现
四相单轨握手协议，广泛应用于时序假设中，通常可以使电路获得最好的性能。而在控制电路设计中，最简单的四相单轨握手电路通过一个C门和一个非门组成，即异步电路中常用的Muller流水线[10]。本文采用手工设计方式实现的握手接口电路就是基于Muller流水线的思想，如图3所示。
图3（a）实现的wport接口电路，在全局CLEAR信号为高电平时对全局电路进行复位，其输出REQ、STRETCH信号全为低电平。局部同步模块产生一个WR信号（即同步模块处理完毕）时，通过延迟取反相“与”后输出一个脉冲。当ACK信号为低电平时，左边的C单元输出为“1”，即其暂停信号（STRETCH）置为“1”，停止同步模块时钟运行，此时由于右边的C单元的输入都为“1”，则发出请求信号，完成一次请求；当ACK信号为高电平时，由于右边C单元的置0位为“1”，从而停止请求，实现了一次四相单轨通信。
图3（b）中的rport接口电路，在同步模块发出处理完成信号时，其左边的C单元置1位输入是由RD产生的脉冲信号，从而其输出STRETCH为“1”，即要求同步模块时钟停止，在其请求信号REQ为“1”时，ACK输出为“1”；当REQ为低电位时，由于左边C单元输出为低电位，则ACK输出为“0”，实现了一次四相单轨通信。 
结合两接口电路的四相单轨通信则可实现GALS系统的模块互联。对接口电路延迟单元的设计则使用单个标准C单元c_std实现，通过时序约束其延迟量可达到5.125 ns，对整个电路的设计具有较好的延迟效果，且无冒险现象。
在GALS系统中，有些同步模块可能没有自带的时钟信号，常需要系统内部产生特定频率范围的时钟信号，所以可暂停时钟的设计是必须的。实现方法是基于一个C单元及一个延迟单元，以及可随意调节的分频器组成，通过C单元设计的时钟电路可产生频率高的时钟。当CLEAR信号置高时，对电路清0，经过延迟取反后，C单元的输入为1，则输出即为1，以此类推，则产生时钟信号。局部时钟模块的实现如图4所示。通过时序仿真，CLK在未加分频器的情况下可高达500 MHz以上。由于超过目前FPGA的最高时钟，从而其需要通过分频来达到设计要求。此时钟电路根据同步模块需求，频率可进行任意调节，具有较大实用性。 
4 GALS系统实现及测试
为了测试由FPGA实现的四相单轨握手协议电路的性能，通过状态机设计无冒险的计数器作为GALS系统两端的同步电路，采用Altera公司CycloneⅡEP2C35F6-
72C6器件作为测试器件，通过逻辑锁定技术将标准C单元模块添加进设计中，通过建立wport、rport的父区域(Parent Region)锁定模块，将子区域(Child Region)锁定的C单元添加进父区域锁定模块，保证了各自时序的独立性，确保了电路功能的实现。其时序仿真结果如图5所示。
对结果进行分析：当全局复位信号为高电平时，对全局电路进行复位。整个握手实现过程通过同步模块的2个计数器在进位时，输出各自的进位信号作为wr和rd信号，当二者同时为高电平时发生握手，且作为接口电路rport、wport的输入信号。当req上升沿到来时，ack响应req信号变为高；当req下降沿到来时，ack拉低。通过ack的上升沿触发锁存器传递数据，完成数据的通信，其数据主要是由计数器产生的0、1信号。而对于时钟暂停模块，当str1、str2信号为高电平时分别对两个模块的时钟进行暂停，从仿真图中可见，当两者为高电平时，将时钟置为0，保证了时钟的可暂停。
变压器工艺请教因为情况比较特殊，所以磁芯暂时没用到骨架，变压器厂那边用了这个不知道绝缘胶带做了一个小小的圆筒状套在磁芯中柱上，然后绕制丝包线。现在打磁芯对线圈的耐压是通过了，但是如果 今天研究了下明纬的LRS-100-12电源 请教其驱动I
LRS-100-12的电路结构基本和这张图一致。就是驱动IC上打着明伟自己的型号。不知道用哪种型号替代或者实际型号是哪种？
经过测试发现原装MW的IC 在空载和小负载的 IR2110上管驱动不正常，VB与VS之间是12V，上管HIN是VB与VS之间是12V，应该是自举电容上是有电压的，按照IR2110内部电路图来看，上管应该可以正常工作啊VDD电压多少？这个电压会影响逻辑电平转换。
是+5V，如图中所示，上电后测量VB
2/3 首页 上一页 1 2 3 下一页 尾页 |
在线客服1号