摘要：为了实现MSK数字调制解调、扩频解扩等复杂算法，设计了以TMS320C6416 DSP和Altera公司FPGAEP3SE110为核心的数字中频调制解调系统，并在此系统中成功实现MSK数字正交调制和MSK复相关解调等复杂运算。该系统的硬件架构，对工程实践数字中频调制解调系统有一定的指导意义。
关键词：TMS320C6416；EP3SE110；AD9957；AD9233电感器单位；MSK调制解调
软件无线电(SDR)是具有可重配置硬件平台的无线设备，因为更低的成本、更大的灵活性和更高的性能，迅速成为军事、公共安全和商用无线领域的事实标准。SDR基带处理通常需要处理器和FPGA，处理器通常实现系统控制和配置功能，而FPGA实现大计算量信号的实时处理。因此采用DSP+FPGA的方案符合软件无线电中的硬件可重新配置的思想。
1 电路系统设计
数字中频调制解调系统以Ahera公司的FPGAEP3SE110为核心，来实现中频调制解调系统中MSK数字调制解调、扩频解扩、信噪比估计和RS编译码等数字信号处理功能。并在其外围加上TMS320C6416 DSP协处理器完成与信息处理器的信息处理和扩跳频图样管理，采用AD9233完成模拟中频到数字信号的转换，采用AD9957将调制后的MSK数字信号转换成70 MHz的模拟中频，系统总体框图如图1所示。
1．1 TMS320C6416的内部结构
在本系统中，采用了一片TMS320C6416A8作为协处理器，处理外界接收到的各种通信消息，完成格式的转换、信息预处理、端机运行控制，扩跳频图样计算与管理等功能。TMS320C6416是TI公司推出的TMS320C6000系列中的定点的高速DSP芯片，它采用超长指令字体系结构，CPU时钟频率最高可达到1 GHz时，其运算能力最高支持8条指令并行执行，定点处理能力最高可达8 GIPS。它有64个相互独立增强的可编程E-DM功率电感A通道，可独立于CPU进行工作，以CPU时钟速率进行数据吞吐。DSP在上电时根据相应管脚的状态确定Boot模式、工作频率。TMS320C6416有三种上电自举方式：No Boot引导、HPI引导与ROM引导。DSP在复位时检测BEA[19：18]引脚电平状态来确定采用何种Boot模。TMS320C6416T的PLL系数选择由引脚CLKMODE1和CLKMODE0决定，复位时系统检测这两个引脚的状态，根据这两个引脚的状态，决定选择不同的PLL系数，有BY-PASS方式、×6方式、×12方式、×20方式。本板选用40MHz的外部晶振时钟输入，PLL的倍频系数设为20倍，CPU的系统时钟运行在800MHz。
1．2 外部存储器
1．2．1 EMIFA与SDRAM的接口
TMS320C6416片内有1 MB的内部RAM存储器，而用于通信消息格式转换的程序需要500 KB的存储空间，还需要1 MB的数据存储空间，其片内存储器不能满足以上程序运行和数据处理的需要，因此电路系统扩展了大容量的SDRAM以存放相关的数据以及程序。
基于以上需求，DSP外部SDRAM采用1片Micron的MT扁平型电感48LC8M3282 8M×32映射到EMIFA总线的CE0外部存储空间。Micron的MT48LC8M3282是86-pin TSOP的CMOS同步DRAM，最高工作频率(处理速度)为166MHz(5．5 ns)。SDRAM设备时钟始终控制在CPU时钟速率的1／6，即当CPU芯片以800 MHz运行时，SDRAM以133 MHz运行。
1．2．2 EMIFB与程序FLASH的接口
FLASH存储器是在EPROM和E2PROM的基础上发展起来的一种非易失性存储器，在掉电情况下仍能保证数据不丢失，并能够在线实施擦除和再编程操作。在TMS320C6416的应用程序的开发中，程序代码或数据表是要保存在FLASH或其他非易失存储器中，以保证掉电时代码仍在，程序在加电复位后自动运行。TMS320C6416的EMIFB通过异步接口可以支持8位FLASH配置。要实现TI公司TMS320C6416的外部ROM自举，8b的ROM ／FLASH存储器必须配置在TMS320C6416的EMIFB总线上的CE1空间模压电感器。本系统使用的程序FLASH芯片为Spansion公司S29GL256P，该FLASH芯片是一种存储量32M×8 b的闪速存储器，存取时间为90 ns，能够在线擦除，并能在大多数标准的电感厂家微处理器总线上通过特殊的编码命令序列编程。为了方便以后FPGA和DSP程序的远端动态更新，本系统采用了FPGA和DSP共享FLASH的方式，当DSP收到上位机更新程序的命令后，通过更新FLASH中相应段的内容，来更新相应FPGA或DSP程序。
1．2．3 EMIFA与FPGA双口RAM的接口
在本系统中，为了实现并行处理，需要实现DSP与FPGA之间的数据通信，考虑到数据交换的处理速度和软件编译的难易程度，本系统采用FPGA内建双口RAM的方式实现这一功能，具体的实现方式采用中断方式，当DSP收到上位机通过高速LVDS传来的下时隙发送数据命令后，将下一时隙要发射的数据和计算好的扩跳频图样，放到与FPGA通信的发射数据单元双口RAM内，向FPGA内控制模块双口RAM写中断命令，FPGA收到中断后，跟据内部的时隙控制信号，完成RS编码，MSK数字调制，频合控制，将基带调制数据送给AD9957，产生70 MHz模拟调制信号，送给上变频单元。当DSP收到上位机传来的下时隙接收数据命令后，将下一时隙伪码和跳频图样计算好后，通知FPGA，FPGA根据AD9233采样信号进行同步捕获、解扩、解跳、译码，将解调译码后的信息送到与DSP通信的接收数据单元双口RAM后，给DSP产成中断信号，这个中断信号使DSP完成一次EDMA传输，EDMA传输完成后，DSP发出中断清除命令，并将接收到的信息报给上位机，从而完成一次完整的数据发送和接收。
[开关电源]变压器同名端和输出的接法 本帖最后由 cronus2 于 2017-10-17 15:11 编辑 我把后端同名端都掉成反激接法，电压变得不符合要求了。 他之前是把副线圈反接着的，等于是把2张图前后合并了，输出还算正常，5V有6.1V，12V和-12V输出都正常。 现在调过来5V成8.6V了，12V是11.5V，-12V成-15V多了。 为什么他的不伦不类的接法输出还是正常的？现在需要调整变压器，只需要调整5V线圈匝数就行了吧？看起来两个图都是对的。 你贴别人的图，怎么能知道你的设计有没有问题？戈卫东 发表于 2017-10 LTspice如何导入第三方仿真模型[img]blob:http://bbs.21dianyuan.com/3493970c-6b4b-47a5-ae6e-5e19bfe01a93[/img]我已经把第三方的.lib .asy .asc这三个文件都放在LTC/LTspiceXVII/lib/sym/目录下，但当运 [稳压电源]无线充电技术分享无线充技术分享：1、三星无线快速与苹果无线快速、慢速无线充的区别？手机充电功率不一样：苹果快充是7.5W, 三星快充是8W，慢充是5W科发鑫电子, 苹果快充兼容三星快充、慢充。 三星快充只兼容苹果5W慢充。 2、什么手机支持快速？三星的S7S7EdgeNote5与S6 EdgeNote8S7S8等。 苹果8、8P、X都持7.5W快充。 3、如何测试是否有快充？9V高通2.0快充头、供电线为4线、电量小于70%，快充手机温度低于30度。 接通无线充电后1分钟，发射主板灯会提示（三星
1/3 1 2 3 下一页 尾页 |
在线客服1号