1．3 FPGA模块
本系统中采用了Altera公司的StrixⅢ系列EP3SE110作为核心处理器，完成了数字中频MSK调制解调、RS编译码、CRC校验码、信号信噪比估计、频合控制、收发通道自检控制、收发延时测量、TOA测量、各种时隙信号产生和对外600 MHz高速LVDS串行通信等功能。StrixⅢ系列FPGA是Altera公司具有全新构架的高密度产品。它采用65 mm工艺，与StratixⅡ相比，器件的逻辑密度是前者的2倍，功耗降低了50％，性能提高了25％。本设计采用的EP3SE110芯片，片上LVDS总线最高速率可以达到1．25 Gb／s，该芯片集大电流电感成有106 500 LE，896个18×18乘法器，16个全局时钟网络，88个等效LVDS通道，片上RAM达到9 Mb的容量。FPGA的加载方式采用FPP方式，加载时序控制由CPLD来完成。600 MHz高速LVDS采用FPGA内部的SERDES来完成，为保证数据高效可靠的传输，数据传输采用8b10b编码。
1．4 D／A模块
D／A采用AD9957。AD9957是具有18位I，Q数据通路和14位DAC的1GSPS正交数字上变频器。它在单片上集成了高速直接数字频率合成器(DDS)、高速14位数模转换器、时钟乘法器电路、数字滤波器以及其他DSP功能。AD9957有3种工作模式：正交调制模式、单频输出模式、插值DAC模式。
本系统中MSK调制方式采用正交调制，AD9957在正交调制模式下主要设置的工作参数有时钟倍频、频率控制字、内插因子、D／A输出增益控制等。时钟倍频：AD9957的系统时钟频率=输入时钟频率×倍频。系统的载波是由DDS提供的，其工作时钟等于系统时钝。根据抽样与恢复定理，DDS的工作时钟至少要两倍于载波频率，才有可能产生完整的载波信号。一般情况下，为使DDS产生的载波更为稳定，其频率要小于系统时钟的40％。为了保证输出信号的频谱质量，本板的800 MH电感器直标法z系统时钟直接由时钟综合器产生。AD9957内部锁相环采用旁路方式，内插滤波器系数设为5，产生与外部基带调制数据同步的80 MHz时钟PDCLK。
1．5 A／D模块
A／D部分的设计采用ADI公司的AD9233和差分放大器AD8352配合使用，进来的70 MHz模拟中频信号先经过AD8352放大后再送给AD9233进行处理，AD9233可以在70 MHz输入频率下提供85 dBc的SFDR性能，通过SPI或硬件连接，采样后的数据可以输出为二进制补码、偏移码和格雷玛。ADI公司的AD8352低失真放大器可以用于单端转差分输入，来缓冲和与多种12 b，14 b和16 b的高速模数转换器接口。AD835共模电感器2可以在频率为180 MHz时达到一个高达80 dB的无杂散动态范围，差分放大器的增益范围在0～24 dB之间，可以按照单晶体管要求进行调节。
1．6 CPLD模块
CPLD采用Altera公司的MAXⅡ系列的EPM2210F324来实现系统电源上电顺序控制电压监测、软件看门狗、时钟综合器的配置和FPGA与DSP的程序加载等功能。具体实现如下：系统上电时根据系统电源上电要求，控制电源模块加电使能端来控制上电顺序。通过电压监测芯片，对系统电压异常进行监测，根据异常情况进行系统复位或切断电源。通过内建计数器，实现软件看门狗功能，软件看门狗可以通过DSP使能打开或关闭，以方便系统调试。系统正常上电后通过SPI配置时钟综合器，产生系统所需的时钟。时钟配置完成后，CPLD控制FPGA采用FPP方式从FL-ASH中加载程序，当FPGA加载成功后，根据FPGA的配置引脚CONFIGDONE状态，将FLASH控制权交给DSP，控制DSP完成程序的加载。
1．7 时钟和电源模块
实现数字中频调制解调系统的时钟电路设计如下：板内40 MHz恒温晶振与外部供给的10 MHz原子钟通过时钟综合器ADI公司的AD9522做双时钟切换、主备时钟备份，CPLD根据需要配置时钟综合器生成DSP与FPGA的40 MHz工作时钟、AD9233的40MHz或80 MHz采样时钟、AD9957的800 MHz输入时钟。电源采用凌特公司的LTM4600产生FPGA和DSP的I／O电压3．3 V和FPGA的核扁平型电感电压1．1 V，采用凌特公司的LT1764产生FPGA的2．5V电压，采用TI公司的TPS54310产生DSP的核电压1．2V，用凌特公司的LT1764产生AD9233的模拟电源1．8V和AD9957的模拟电压3．3V。
2 软件设计
2．1 MSK数字扩频调制
根据理论分析，MSK可以看作是具有正弦加权的OQPSK，系统采用具有正弦加权的OQPSK的调制方案，原大功率电感理框图如图2所示。
[开关电源]变压器同名端和输出的接法 本帖最后由 cronus2 于 2017-10-17 15:11 编辑 我把后端同名端都掉成反激接法，电压变得不符合要求了。 他之前是把副线圈反接着的，等于是把2张图前后合并了，输出还算正常，5V有6.1V，12V和-12V输出都正常。 现在调过来5V成8.6V了，12V是11.5V，-12V成-15V多了。 为什么他的不伦不类的接法输出还是正常的？现在需要调整变压器，只需要调整5V线圈匝数就行了吧？看起来两个图都是对的。 你贴别人的图，怎么能知道你的设计有没有问题？戈卫东 发表于 2017-10 LTspice如何导入第三方仿真模型[img]blob:http://bbs.21dianyuan.com/3493970c-6b4b-47a5-ae6e-5e19bfe01a93[/img]我已经把第三方的.lib .asy .asc这三个文件都放在LTC/LTspiceXVII/lib/sym/目录下，但当运 [稳压电源]无线充电技术分享无线充技术分享：1、三星无线快速与苹果无线快速、慢速无线充的区别？手机充电功率不一样：苹果快充是7.5W, 三星快充是8W，慢充是5W科发鑫电子, 苹果快充兼容三星快充、慢充。 三星快充只兼容苹果5W慢充。 2、什么手机支持快速？三星的S7S7EdgeNote5与S6 EdgeNote8S7S8等。 苹果8、8P、X都持7.5W快充。 3、如何测试是否有快充？9V高通2.0快充头、供电线为4线、电量小于70%，快充手机温度低于30度。 接通无线充电后1分钟，发射主板灯会提示（三星
2/3 首页 上一页 1 2 3 下一页 尾页 |
在线客服1号