VC5402与外部存储器的接口设计

时间：2016-11-15 来源：扁平线圈电感厂家点击：

另外,扩展了64 k ×16 b 的SRAM( SRAM3 ,型号为CY7C1021) 用来存放数据处理的结果,映射到VC5402 的外部数据空间。CY7C1021 除了电源和地以外,还有几个关键信号引脚如CE # ,WE # ,OE # ,BL E ,BHE 等。BL E决定该芯片的低字节是否有效,即数据位的低8 位是否有效,而BHE 则决定芯片的高字节(高8 位) 是否有效,引脚为低电平时有效。因为VC5402 的数据线为16 位,即其所用的寄存器和存储器都应该是16 位, 所以应该将CY7C1021 的高低字节都使能,使其有效,将BHE ,BL E 通过360 Ω的电阻接地。

VC5402 的真正I/ O 引脚只有2 个BIO # 和XF ,而且是单向的,这样他的I/ O 引脚太少,满足不了设计的要求。本方案将VC5402 的数据总线D[ 0 :2 ]扩展为通用I/ O 口来弥补I/ O 口的不足。数据空间扩展的具体方法: 将CPLD 作为DSP 的1 个I/ O 口,DSP 的数据线D[ 0 :2 ] 接至CPLD 的输入端。当DSP 的I/ O 选通信号IOSTRB #和IS # 有效时, DSP 通过这个I/ O 向CPLD 写数据D[ 0 :2 ] ,在CPLD 内部进行逻辑组合,完成数据锁存,等到数据选通信号有效时,将锁存的数据输出,产生分页信号Page[ 0 :2 ] ,分别接在FLASH 和SRAM3 的高端地址上。

要访问扩展的数据空间,必须通过CPLD 产生的页信号进行选择。256 k ×16 b 的FLASH 被组织为8 页,每页为32 k字长,信号Page2 , Page1 , Page0 负责对FLASH 各页进行选择。64 k ×16 b 的SRAM3 被划分为4 页,每页为16 k字长,信号Page1 , Page0 负责对各页进行选择。在Flash中,每页的32 k 字被映射到数据空间的08000 H ～0FFFFH 区域;在SRAM3 中,每页的16 k 字被映射到数据空间的04000 H～07FFFH。页信号产生的程序如下:

CPLD-CS < = DSP-IS OR (NOT DSP -A7) ;

CPLD-CS-IO < = CPLD-CS OR DSP-RW

OR DSP-IOSTRB ;

CPLD-CS-M < = DSP-DS OR DSP-MSTRB

OR DSP-RW;

PROCESS(CPLD-CS-IO ,CPLD-CS-M)