一种具有过温和短路保护的低压LDO设计

O 引言
随着电子技术的发展共模电感，尤其是目前便携式产品的迅速发展，电源IC发挥的作用越来越大，同时电子市场对电源管理IC的需求也越来越高。电源电路的性能良好与否直接影响着整个电子产品的精度、稳定性和可靠性。低压LDO需要有低压误差放大器和低压带隙，其中低压带隙同样需要低压运放。在本文中采用特殊结构的低压运放，以免在增加电荷泵的同时，也增加了功耗和电荷泵波动对输出电压的影响。但是采用低压运放也有缺点，这种结构的运放一般较为复杂，需要进行多级级联，并且需要增加复杂的补偿电路来确保整个电路的稳定性。本文所设计的电路从总体上可划分为电压基准源(BANDGAP)，误差放大器(ERR-AMP)，过温保护电路(OTP)，短路保护电路(SHD)，使能控制和驱动模块(调整管、反馈网络、补偿元件)等几个模块组成，其中输出电容是外置元件，用电感磁珠于频率补偿及改善瞬态特性。

1 电路电感器生产厂家的设计与分析
1．1 带隙基准电路
在数字和模拟电路中，对基准电压源的要求越来越严格，他们必须对温度以及供电电压是不灵敏的，例如锁相环、存储系统以及模／数转换电路中的比较器等。目前，这些电路都是通过CMOS技术来实现；相应的，带隙基准电路不仅要工作在低电压下，同时也要大电流电感通过典型的数字CMOS技术来实现。
目前有两个主要的因数限制了低压基准源的实现，第一个是传统的带隙基准源的输出电压大约为1．25 V，因而其供给电压不可能低于这个值；第二个是基准电路中所使用的放大器的供给电压的大小以及共模电压输入范围都不能提低。文献中的基准源采用了电流模型的方式，然而这个电路虽然有可能解决供电电压限制的难题却需要额外增加一个启动信号，并且它的器件必须是耗尽型的，这种工艺是无法用典型的BICMOS工艺来实现的；文献中分别采用衬底驱动及调节阈值电压的方法来降低供给电压，以实现低压基准源，但这些电路很容易受到噪声信号的影响，这些噪声是由于反馈信号通过衬底来传输而产生的。所以，本文提出了一种低压基准电路来解决上述所提到的问题，此电路最低可工作于1 V。
1．1．1 低压带隙基准电路
如图1所示，为了降低电源电压，该电路对传统带隙进行了VP和VN两点到地的折叠。负反馈回路包括运放和一对匹配电流源，保证VP= VN。因此，电流I1A和I2A与Q1的基极-射极电压(VBE1)成正比，通过R3的电流与电压△VBE成正比。那么，电流IMp2是通过电阻R2和R3电流的总和，与VBE1+K△VBE成正比。通过设置电阻R1=R2，则I1A=I2A。Q2的发射极面积为Q1发射极面积的N倍假设所有的PMOS晶体管都工作在饱
和区，Mp1和Mp2两个晶体管完全相同，相同的宽长比使得这两路电流相等，Mp3晶体管的宽长比是Mp1和Mp2宽长比的m倍。所有PMOS晶体管的栅极连在同一个节点(VC)，那么PMOS晶体管的漏电流可以表示为：

该电压也是不随温度变化的。以上分析可知，上面电路得到的电压和电流都是与温度无关的。这有助于整体电路的稳定。

1．1．2 带隙结构中的低压运放
图2所示的是由NMOS差差模电感分对组成的一个二级运放，偏置电压VB由VBE1提供。为了获得足够的相位裕度，NMOS阵列的运放增加了RC补偿网络。在电路中，输入晶体管的栅电压被偏置在带隙中双极性晶体管的电压差(0．65 V)。电路中M4和M5的偏置电流大于尾电流，以防止折叠电流镜中的电流降至0。当差分输入一端为0时，另一端达到最大。差分级的电压增益可以表示为：

P型扩散层用于所有的电阻，在带隙结构中，设置M=1，则晶体管Mp1，Mp21和Mp31中的电流相同，漏源电压也相等，与电源电压的大小无关。因此，需要一个温度系数比较低的VBG可以由温度系数较低的电阻R4上的压降获得。

1．1．3 启动电路

大电流电感