3 基于FPGA串并转换模块的设计
CS5451A通过一个Master模式的串行接口输出采样数据，输出数据通过SDO输出，SCLK为输出串行时钟，CS5451A串行输出时序图如图4所示，FSO是帧同步信号，表示一帧数据的开始，如果SE信号为高电平，这3个信号就有效，如果为低电平，3个信工字电感器号都为高阻状态，在本设计中，CPU初始化后把SE设置成高电平。正常情况下，FSO信号为低电平，当有一帧数据要输出的时候，FSO信号变为高电平，高电平宽度为1个SCLK周期。当没有数据输出的时候，SCLK为低电平，FSO从高电平变为低电平后，SCLK时钟信号有效，数据在上升沿输出，SCLK共持续16x6个周期，数据串插件电感器行输出时，MSB最先输出。
由于SCLK频率很低，在用CPU的SPI控制器接收数据的时候，CPU接收一位的时间为4tXINe=1μs，如图5所示，一帧数据为96位，接收一帧数据大约为96μs的时间，如果用CPU通过异步大功率电感贴片电感器FIFO读取数据，因为现在的控制器总线速度很快，假设读一个字节数据需要100 ns，读走一帧数据大约需要100 ns×12=1．2μs(由于MPC8313总线宽度为16位，不能一次读取19位数据，所以在读取FIFO中数据的时候，把通道号锁存到一个暂存寄存器中，读取采样数据后再读取通道号，所以读取一帧数据需要12次)。只有原来的大约1／80的时间，提高了CPU的利用效率。
4 中断服务子程序的设计
铁芯电感CPU读采样数据是在中断服务子程序中设计的，在中断程序中读走采样值数据，并判断通道号是否对应。软件流程如图6所示。
5 结论
本文利用CS5451A设计一个通用的多路数据采集系统，利用XILINX SPARTAN3E系列FPGA芯片实现异步FIFO和采样数据串并转换模块的设计，CPU不用直接用SPI控制器接收CS5451A芯片输出的串行格式的数据，只需要把ADC输出的串行数据通过串并转换模块存入FIFO缓冲区，并产生一个中断信号，在CPU的中断子程序中读出采样数据。该方案已经在低压继电保护装置中得到了应用，通过试验本系统的数据采集精度可以达到0．2级。调试中发现，在进行PCB设计时，要注意以下几点：
1)模拟部分电路(差分输入以及参考电源部分)和数字部分(XIN、FSO、SDO、SCLK信号)应完全分开在不同的区域里。
2)良好的去耦对抑制CS5451A产生的噪声很重要，去耦电容电感生产厂家一般为0．1 μF，且放到电源输入引脚尽可能近的地方，以达到良好的去耦效果。
3)如果系统要求工作在-40～+85℃的温度范围内，要求采样精度达到0．2级，必须使用外部高精度的参考电源。
基于MSP430智能小车的设计摘要：介绍一种基于MSP430F2274单片机为核心的智能小车。小车采用超声波测距技术实现自动避障，同时通过语音模块来播报出小车与障碍物的距离。为了使测距不受温度影响，用温度传感器实时检测小车周围环境 基于USB接口设备的固件程序设计一、 引言 USB是应用在PC领域中的新型接口技术，它由三部分组成：具有USB接口的PC系统，能够支持USB的系统软件和使用USB接口的设备。它的提出是基于采用通用连接技术，实现外设的简单快速连接，达 ZigBee技术的树簇网络监控系统设计摘要 介绍一种基于ZigBee协议栈Z－Stack的仓库无线实时监控系统解决方案；应用首款支持ZigBee协议的单芯片 CC2430及多种传感器实现了硬件平台。分析Z－stack NWK层工作原理，完
2/2 首页 上一页 1 2 |
在线客服1号