测试模块的漏电流,输入为三相电,拓扑为维也纳+全桥LLC,在地线串进一个万用表测试模块的漏电流,待机漏电流为4.2mA,带载就变大为20多了。 想请教下为什么带载条件下漏电流会变大?还有怎么减小漏电流? 微信图片_20200518153244.jpg(168 KB, 下载次数: 2)下载附件2020-5-18 15:31 上传  因为EMC,先解决EMC 为什么加载后会变差呢?主要是Y电容的影响吗?但是更改各种值,没有什么改善啊 因为加载后EMC更厉害 想不出来漏电流为什么会和EMC有关系,按您意思还是EMC越差漏电流越大的正比关系的? 应该是带载后工作频率升高引起的 Y电容上的工频电流和高频电流的关系 由EMC引起的话,外界环境会有影响吗?
选择正确的放大器来设计扬声器 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费 触摸屏控制器信噪比各方面相关知识解析方案触摸屏控制器制造商经常拿各种规格和标准来使自己的产品与众不同。其中最常提到的就是信噪比(SNR)。然而,当噪声存在时,即使数字上看起来不错,也并不意味着SNR就是一个很好的系统性能指标。这篇文章将讨论 创新双频带带通滤波器设计 4月08日 第三届·无线通信技术研讨会 立即报名 12月04日 2015•第二届中国IoT大会 精彩回顾 10月30日ETF•智能硬件开发技术培训会 精彩回顾 10月23日ETF•第三届 消费
|